PAT-NO:

JP411214522A

DOCUMENT-IDENTIFIER: JP 11214522 A

TITLE:

WIRE LAYOUT IN SEMICONDUCTOR DEVICE

**PUBN-DATE**:

August 6, 1999

INVENTOR-INFORMATION:

**NAME** 

COUNTRY

MURAI, MASANORI

N/A

TODA, TAKESHI

N/A

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

**NEC CORP** 

N/A

APPL-NO:

JP10012853

APPL-DATE:

January 26, 1998

INT-CL (IPC): H01L021/82, H01L021/66

#### ABSTRACT:

PROBLEM TO BE SOLVED: To unify increase in temperature of a test wire during an EM test and thereby make it possible to evaluate only an EM phenomenon, by expanding the distance between the test wire and dummy wires located along the test wire near pads, and increasing the distance at other places.

SOLUTION: On both sides of a test wire 3 which connects pads 1, 2, dummy wires 4, 5 are located along the wiring direction of the test wire 3. The distance W between the test wire 3 and the dummy wires 4, 5 is expanded near the pads 1, 2 (places 'a' where a change in temperature is sharp). The film thicknesses of the test wire 3 and the dummy wires 4, 5 are the same.

03/31/2003, EAST Version: 1.03.0002

Therefore, the dummy wires 4, 5 are in control of radiation of heat at the center of the test wire 3 where the increase in temperature is large and the pads 1, 2 are in control of radiation of heat at the places 'a' near the pads where a change in temperature is sharp. By this method, the profile of increase in temperature can be unified over the entire length of the test wire and it is possible to evaluate only an EM phenomenon.

COPYRIGHT: (C)1999,JPO

## (19)日本国特許庁(J P)

# (12) 公開特許公報(A)

## (11) 許出願公開番号

## 特開平11-214522

(43)公開日 平成11年(1999)8月6日

(51) Int.CL.*	識別記号
H01L 21/82	
21/66	

FΙ

H01L 21/82

 $\boldsymbol{w}$ 

21/66

s

## 審査請求 有 請求項の数4 OL (全 4 頁)


(21)出顧番号	<b>特膜平</b> 10-12853	(71)出顧人 000004237 日本電気株式会社
(22)出顧日	平成10年(1998) 1 月26日	東京都港区芝五丁目7番1号
		(72)発明者 村井 正宜 東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 戸田 猛
		東京都港区芝五丁目7番1号 日本電気株式会社内
	•	(74)代理人 弁理士 若林 忠 (外4名)

## (54) 【発明の名称】 半導体装置の配線レイアウト方法

#### (57)【要約】

【課題】 試験配線のジュール熱による温度上昇分布を配線長全てに渡って均一にし、EM現象のみの評価を行なうことができる、半導体装置の配線レイアウト方法を提供する。

【解決手段】 バッド1、2間を結ぶ試験配線3の両サイドに、ダミー配線4、5が試験配線3の配線方向に沿って設けられている。さらに、試験配線3とダミー配線4又は5の間隔Wがバッド1及び2付近(温度変化が激しい個所: a)で広げられている。



#### 【特許讃求の範囲】

【請求項1】 エレクトロマイグレーション試験が実施 される半導体装置の配線のレイアウト方法であって、パ ッド間を結ぶ試験配線の両側に該試験配線に沿ってダミ 一配線を設けるとともに、該ダミー配線と前記試験配線 との間隔を前記パッド付近以外では近接させ、前記パッ ド付近においては広げたことを特徴とする半導体装置の 配線レイアウト方法。

【請求項2】 前記ダミー配線と前記試験配線との間隔 を、前記パッドに近い所ほど離すことを特徴とする請求 10 項1に記載の半導体装置の配線レイアウト方法。

【請求項3】 前記ダミー配線の線幅を前記パッドに近 い所ほど細くすることで、前記ダミー配線と前記試験配 線との間隔を前記パッド付近で離すことを特徴とする請 求項1に記載の半導体装置の配線レイアウト方法。

【請求項4】 前記ダミー配線を、EM試験で使用する 前記パッド以外のパッドに接続することを特徴とする請 求項1から3のいずれか1項に記載の半導体装置の配線 レイアウト方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置の製造 過程で施された配線のエレクトロマイグレーション(El ectro Migration: 以下、EMという)耐性を評価す るための、半導体装置の配線試験方法に関する。特に、 半導体装置においてエレクトロマイグレーション試験が 実施される配線のレイアウト方法に関する。

#### [0002]

【従来の技術】従来、半導体装置の製造過程においてウ ェーハ段階で施された配線の寿命は、EM試験によって 30 評価される。このEM試験には、たとえばSWEAT 法、BEM法などがある。

【0003】SWEAT法は、電流を流す配線の構造を 変えることによって加速試験を行う方法である。この試 験方法によく用いられる配線構造は、試験配線に配線幅 の異なる部分を設ける構造である。その配線構造に高電 流密度の試験電流(以下、ストレスという)を印加する と、細い配線からは非常に大きなジュール熱が発生する が、太い配線部からはジュール熱が発生しないから、配 線上に温度勾配ができる。このように配線上に温度勾配 40 が発生するとEM現象が加速され、EM耐性試験が迅速 に行えることになる。

【0004】一方、BEM法は、一定の高電流密度の電 流を印加し、配線の切れた時間と電流密度から、配線が 切れるのに要したエネルギーを算出する方法であり、プ ロセスの優位性を比較することによく用いられる。

【0005】ところが、上記のいずれの方法も、迅速に EM耐性が評価できるが、高電流密度のストレスを印加 しているので、ジュール熱とEMの両方の現象を見てい ることになり、E M現象のみを評価するには不適であっ 50 が抑えられ、パッド付近においても温度上昇が均一にな

た。

【0006】そこで、EM現象のみを評価するため、特 開平6-77299号公報に示されるような配線レイア ウトが提案されていた。図4は、EM現象のみを評価す るための従来の配線レイアウト図である。特開平6-7 7299号公報によれば、図4に示すように、パッド1 01、102間を結ぶ試験配線103の両サイドに、ダ ミーア線104、105かア線長全てにわたって設けら れている。このような配線レイアウトを採ると、EM試 験によって試験配線に高電流密度のストレスを印加した 場合、この試験配線103に発生した非常に大きなジュ ール熱をダミー配線104、105を通して熱伝導率の 大きなシリコン基板へと放散させることができる。

2

#### [0007]

【発明が解決しようとする課題】しかしながら、図4に 示した従来の配線レイアウト方法では、ジュール熱によ る温度上昇を抑えることはできるが、試験配線の両サイ ドに配線長全体にわたって単に矩形のダミー配線を配置 しただけなので、試験配線においてパッド付近の温度変 20 化の急激なところが残ってしまい、EM現象以外の温度 勾配による劣化モードも起きてしまう問題点がある。 実 際、温度上昇の大きい電流密度で試験を行なうと、パッ ドから試験配線につながる部分の所で、配線の断線が観 測される。

【0008】本発明の目的は、上記従来技術の問題点に 鑑み、試験配線のジュール熱による温度上昇分布を配線 長全てに渡って均一にし、EM現象のみの評価を行なう ことができる、半導体装置の配線レイアウト方法を提供 することにある。

#### [0009]

【課題を解決するための手段】上記目的を達成するため に本発明は、エレクトロマイグレーション試験が実施さ れる半導体装置の配線のレイアウト方法であって、パッ ド間を結ぶ試験配線の両側に該試験配線に沿ってダミー 配線を設けるとともに、該ダミー配線と前記試験配線と の間隔を前記パッド付近以外では近接させ、前記パッド 付近においては広げたことを特徴とする。特に、前記ダ ミー配線と前記試験配線との間隔を前記パッドに近い所 ほど離すことが好ましい。

【0010】上記のような配線レイアウトを採ると、ジ ュール熱による温度上昇が大きい試験配線中央部では熱 がダミー配線から支配的に放散され、パッド付近に近く なるほど熱はダミー配線から放散されずにパッドから支 配的に放散される。

【0011】パッド付近ではジュール熱による温度上昇 が急激に低下する傾向にあるが、パッド付近になるほど 試験配線からダミー配線を離したことで、図3から判る ようにジュール熱による温度上昇はパッド付近に近くな るほど大きくなるので、パッド付近での急激な温度低下 3

る。よって、試験配線のジュール熱による温度上昇分布 を配線長全てにわたって均一になり、EM現象のみを評価することが可能となる。

【0012】さらに、前記ダミー配線をEM試験で使用する前記パッド以外のパッドに接続することが好ましい。この場合、ダミー配線に伝わった熱を、EM試験で使用するパッド以外のパッドを通じて放散でき、放散効率が上がるので、ダミー配線の面積を小さくすることが可能となる。

#### [0013]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0014】図1は、EM現象のみを評価するための従来の配線レイアウト図である。この図で示すように、パッド1、2間を結ぶ試験配線3の両サイドに、ダミー配線4、5が試験配線3の配線方向に沿って設けられている。さらに、試験配線3とダミー配線4又は5の間隔Wがパッド1及び2付近(温度変化が激しい個所: a)で広げられている。なお、試験配線3およびダミー配線4、5ともに、膜厚は一定である。

【0015】次に、本実施形態の配線レイアウトによる 作用を図2及び図3を参照して説明する。図2の(a) はパッド間を結ぶ試験配線部分を示し、同図(b)は

(a) に示した試験配線の温度上昇分布を示すグラフである。図3は、図1に示した試験配線に印加された電流によるジュール熱での温度上昇と、ダミー配線と試験配線の間隔Wとの相関関係を示すグラフである。

【0016】図2に示すように、試験配線3に印加された電流によるジュール熱での温度上昇は、試験配線3の中央では一定で、パッド部1及び2付近では急激に低下 30 し、パッド部1及び2では周囲温度(図2ではX軸上)に近くなる。これは、試験配線3に印加された電流によるジュール熱の放散は、ほとんどがパッド部1及び2を通してなされるためである。

【0017】試験配線3に印加された電流によるジュール熱での温度上昇と、ダミー配線4又は5と試験配線3の間隔Wとの間には、図3に示すような関係があり、配線間隔Wを狭くするとダミー配線4又は5を通した熱の放散も顕著となり、温度上昇が抑えられる。

【0018】以上の事を考慮して、図1に示したように、温度上昇が大きい試験配線3の中央部では、ダミー配線4又は5に熱の放散を支配させ、パッド部近辺の温度変化が激しい個所(a)ではパッド1及び2に熱の放散を支配させている。そのために、試験配線3とダミー

1

配線4又は5の間隔Wをバッド付近(a)以外は近接させ、バッド付近では離したレイアウトにしている。しかも、バッド1又は2に近い所になるほど間隔Wを離している。ここでは、ダミー配線4又は5の線幅をバッド1又は2に近い所になるほど細くすることでバッド付近の間隔Wを離している。これにより、試験配線長の全ての領域で温度上昇分布の均一化を図っている。

【0019】尚、シュミレーション結果によると、図1 に示したaの値は、配線幅 $8\mu$ mの場合、約 $30\mu$ mで 10 ある。

【0020】(その他の実施の形態)本発明の他の実施 形態としては、図1に示したダミー配線4又は5をEM 試験で使用するパッド1又は2以外のパッドに接続する レイアウトにすることである。図1の様にダミー配線を 何処にも接続していない場合は、ダミー配線の面積を大 きくして熱を放散する必要があるが、ダミー配線を他の パッドに接続すれば、ダミー配線に伝わった熱を他のパッドを通して放散でき、放散効率が上がるので、ダミー 配線の面積を小さくする事ができる。

#### 20 [0021]

【発明の効果】以上説明したように本発明は、エレクトロマイグレーション試験が実施される半導体装置の配線レイアウトにおいて、パッド間を結ぶ試験配線の両側に該試験配線に沿ってダミー配線を設けるとともに、該ダミー配線と前記試験配線との間隔を前記パッド付近においては広げたことにより、EM試験中の試験配線の温度上昇分布を均一にすることができ、EM現象のみを評価することが出来る。

## 【図面の簡単な説明】

50 【図1】E M現象のみを評価するための本発明の配線レイアウト図である。

【図2】(a)はバッド間を結ぶ試験配線部分を示し、(b)は(a)に示した試験配線の温度上昇分布を示すグラフである。

【図3】図1に示した試験配線に印加された電流による ジュール熱での温度上昇と、ダミー配線と試験配線の間 隔Wとの相関関係を示すグラフである。

【図4】EM現象のみを評価するための従来の配線レイアウト図である。

#### 40 【符号の説明】

- 1,2 パッド
- 3 試験配線
- 4,5 ダミー配線

